This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MENU



INDEX

1/1



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11014842

(43)Date of publication of application: 22.01.1999

(51)Int.CI.

G02B 6/12 H01S 3/18

(21)Application number: 09164824 (22)Date of filing: 20.06.1997

(71)Applicant:

SHARP CORP

(72)Inventor:


KASAI SHUSUKE

SHIMONAKA ATSUSHI

(54) WAVEGUIDE TYPE OPTICAL INTEGRATED CIRCUIT ELEMENT AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To maintain the optical loss at the joining section between a semiconductor laser and an optical waveguide to a minimum, to reduce the power consumption and to improve the reliability by burying a single semiconductor layer in the joining region of an end face emitting type semiconductor laser and an optical waveguide. SOLUTION: The semiconductor layer, which constitutes of an AlGaAs semiconductor laser 200, is grown on a GaAs substrate 100. Then, the layer is reactive ion beam etched in a vertical direction to the depth where the substrate 100 is reached. Then, employing an MOCVD method, a semiconductor layer (an optical waveguide) 300, which is constructed to sandwich an optical waveguide layer 301 from the top and bottom by optically enclosing layers 303 and 302, is grown. Then, the joining region of the laser 200 and the waveguide 300 is vertically etched, an AlGaAs layer 400 is buried and grown in this region. Lastly, the semiconductor layer grown in the laser 200 is removed, processed into a ridge shape, a lateral direction light enclosing process is conducted and an electrode mounting process is conducted for the laser 200 in order to obtain a waveguide type optical integrated circuit element.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office







(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-14842

(43)公開日 平成11年(1999)1月22日

(51) Int.Cl.*		識別記号	FΙ			
G 0 2 B	6/12		G 0 2 B	6/12	Н	
H01S	3/18		H01S	3/18		

審査請求 未請求 請求項の数15 OL (全 11 頁)


(21)出願番号	特顯平9-164824	(71)出顧人 0	000005049	
		:	シャープ株式会社	
(22)出顧日	平成9年(1997)6月20日		大阪府大阪市阿倍野区長池町22番22号	
	•	(72)発明者 1	阿西 秀典	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(72)発明者	下中 淳	
			大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内	シ
		(74)代理人 ま	弁理士 山本 秀策	
		(13,113)		

(54) 【発明の名称】 導波路型光集積回路素子及びその製造方法

(57)【要約】

【課題】 半導体レーザと光導波路の接続部における光 損失を最小限に抑えることができ、結果的に消費電力を 低減でき、信頼性を向上できる導波路型光集積回路素子 を提供する。

【解決手段】 半導体レーザ200と光導波路300の接合領域を幅2μmにわたって垂直にエッチングし、エッチングした領域に、MOCVD法によってA1混晶比0.2のA1GaAs層400を埋め込み成長させる。



【特許請求の範囲】

【請求項1】 端面出射型の半導体レーザと、複数の半 導体層からなり、該半導体レーザの出射光を導波させる 光導波路とを半導体基板上の横方向に集積した導波路型 光集積回路素子において、

該半導体レーザと該光導波路の接合領域に単一の半導体 層を埋め込んだ導波路型光集積回路素子。

【請求項2】 前記単一の半導体層の横方向の長さが2 0μm以下である請求項1記載の導波路型光集積回路素 子。

【請求項3】 端面出射型の半導体レーザと、複数の半 導体層からなり、該半導体レーザの出射光を導波させる 光導波路とを半導体基板上の横方向に集積した導波路型 光集積回路素子において、

該半導体レーザと該光導波路の接合領域に、屈折率が層 方向に実質的に連続して変化する半導体層を埋め込んだ 導波路型光集積回路素子。

【請求項4】 前記半導体層の屈折率は、層方向の周辺 部から中心部に向けて高くなる2次関数状に変化する請 求項3記載の導波路型光集積回路素子。

【請求項5】 前記半導体層の屈折率の変化は該半導体 層の組成を変化させるととにより形成した請求項3又は 請求項4記載の導波路型光集積回路素子。

【請求項6】 前記半導体層の層方向の中心位置は前記 半導体レーザの出力光分布の中心に一致し、かつ前記光 導波路の固有モードの中心に一致している請求項4記載 の導波路型光集積回路素子。

【請求項7】 前記半導体層と前記半導体レーザとの間 又は該半導体層と前記光導波路との間、或いは該半導体 層と該半導体レーザとの間及び該半導体層と該光導波路 との間に、単一の半導体層を埋め込んだ請求項3~請求 項6のいずれかに記載の導波路型光集積回路素子。

【請求項8】 端面出射型の半導体レーザと、複数の半 導体層からなり、該半導体レーザの出射光を導波させる 光導波路とを半導体基板上の横方向に集積した導波路型 光集積回路素子において、

該半導体レーザと該光導波路の接合領域に誘電体層を介 在させた導波路型光集積回路索子。

【請求項9】 前記半導体層と前記半導体レーザとの間 及び該半導体層と前記光導波路との間に誘電体層を介在 40 させた請求項3~請求項6のいずれかに記載の導波路型 光集積回路素子。

【請求項10】 前記半導体レーザが分布帰還型半導体 レーザである請求項1~請求項9のいずれかに記載の導 波路型光集精问路素子。

【請求項11】 半導体基板上に半導体レーザを構成す る半導体層を形成する工程と、

該半導体層の一部を略垂直な断面を有するようにエッチ ング除去する工程と、

エッチング除去した領域に光導波路を構成する半導体層 50 100Mbps以上という高速、大容量の光通信を可能

を形成する工程と、

該半導体レーザの光出射端面と該光導波路の光入射面と の境界を含む領域を略垂直な断面を有するようにエッチ ング除去する工程と、

エッチング除去した領域に単一の半導体層を形成する工 程とを包含する導波路型光集積回路素子の製造方法。

【請求項12】 半導体基板上に半導体レーザを構成す る半導体層を形成する工程と、

該半導体層の一部を略垂直な断面を有するようにエッチ 10 ング除去する工程と、

エッチング除去した領域に光導波路を構成する半導体層 を形成する工程と、

該半導体レーザの光出射端面と該光導波路の光入射面と の境界を含む領域を略垂直な断面を有するようにエッチ ング除去する工程と、

エッチング除去した領域に層方向に屈折率が実質的に連 続して変化する半導体層を形成する工程とを包含する導 波路型光集積回路素子の製造方法。

【請求項13】 半導体基板上に半導体レーザを構成す 20 る半導体層を形成する工程と、

該半導体層の一部を略垂直な断面を有するようにエッチ ング除去する工程と、

エッチング除去した領域の側面に誘電体マスクを形成す る工程と、

エッチング除去した領域に光導波路を構成する半導体層 を形成する工程とを包含する導波路型光集積回路素子の 製造方法。

【請求項14】 前記エッチング除去した領域の側面に 誘電体マスクを形成する工程を、前記半導体基板にバイ アス電圧を印加しながらスパッタリングを行うパイアス スパッタ法を用いて行う請求項13記載の導波路型光集 積回路素子の製造方法。

【請求項15】 請求項6記載の導波路型光集積回路素 子の製造方法であって、

MOCVD装置のマスフローコントローラの流量を制御 することにより前記半導体層の層方向の中心位置を前記 半導体レーザの出力光分布の中心に一致させ、かつ前記 光導波路の固有モードの中心に一致させる工程を包含す る導波路型光集積回路素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は光通信、光情報処 理、光センサ等に利用できる光集積回路素子、特に発光 デバイスである半導体レーザと半導体レーザからの出射 光を導波させる光導波路を同一の半導体基板上に集積し た導波路型光集積回路紫子及びその製造方法に関する。 [0002]

【従来の技術】現在、急速な発展を遂げているマルチメ ディア社会は、近い招来、オフィスや各家庭においても

にすると考えられる。その中で、ワイヤレスの光伝送技 術は通信配線を不要にでき、しかも携帯用のコンピュー タで各ポイントに設けられたターミナルを通じて通信で きるという大きなメリットを有する。

【0003】図6は、このようなワイヤレスの光通信シ ステムで用いられる受信部、即ち導波路型光集積回路素 子の一従来例を示す。

【0004】この光通信システムでは、周波数変調した 信号光12を受信部で局部発振光11と合波し、その差 周波の周波数を有するビート信号に変換するというヘテ 10 ロダイン検波を採用している。これにより、通常の強度 変調直接検波方式と比較して非常に信号対雑音特性の良 好な通信を実現できるという長所を有する。

【0005】以下に、今少し具体的にこの導波路型光集 積回路素子の構成を動作とともに説明する。本素子で は、半導体レーザ1と2本の光導波路を同一基板上に集 積化し、更に、2本の光導波路が交差する部分に光分岐 素子20を集積化している。

【0006】半導体レーザ1から出射された局部発振光 11は集積化された光導波路の入力側の光導波路30に 20 導入され、続いて、光分岐素子20で2つに分岐され、 光導波路31、33にそれぞれ導かれる。

【0007】一方、送信された来た信号光12は入力側 の光導波路32に導かれ、続いて、光分岐素子20によ り2つに分岐され、光導波路31、33にそれぞれ導か れる。この結果、出力側の光導波路31及び33で信号 光12と局部発振光11が合波され、ビート信号が得ら

【0008】上記構成の導波路型光集積回路素子を作製 するためには、半導体レーザと光導波路とを同一基板上 30 に集積化する必要があるが、そのような集積化方法の一 例として、図7(a)に示す突き合わせ接合が考えられ る。この図は理想的な構造を図示したもので、半導体基 板100上に形成した屈折率結合型の分布帰還型半導体 レーザ (DFBレーザ) 2000一部を垂直にエッチン グ除去し、その領域に光導波層301が2つの光閉じ込 め層302、303で挟まれた光導波路構造300が形 成されている。半導体レーザ200から出力された光は 直接光導波路300に結合され、光導波層301を導波

【0009】とのような光集積回路素子は半導体レーザ と光導波路を別々に作製して貼り合わせる場合と比較し て、位置合わせが不要であり、機械的安定性が高いとい う特長を有する。なお、図中符号201は活性層を示し ている。

[0010]

【発明が解決しようとする課題】しかし、上記従来例は 以下に示す課題を有しており、そのことに起因して後述 の克服すべき問題点を有している。

【0011】(1)垂直にエッチングされた領域に光導 50 【0020】

波路構造を形成する際に、実際には図7(a)に示すよ うな理想的な形状は実現されず、例えば図7(b)に示 すような形状になる。このとき、光導波層301は半導 体レーザ200と光導波路300の結合場所の近傍で水 平から傾斜して形成されている。この傾斜領域では光は この構造の屈折率分布を反映し、光導波層301に結合 されない光の割合が増加し、理想的な形状から予想され る結合率より大きく低下する。

【0012】(2)半導体レーザ200の垂直方向のビ ーム径と光導波路300の垂直方向の固有モードのビー ム径とが一致していない場合、その違いが大きいほど光 が半導体レーザ200から光導波路300に結合される 光の割合いは低下する。

【0013】以下に上記(1)、(2)で挙げた問題点 を今少し具体的に説明する。

【0014】図7 (b)は、具体的には、GaAs/A 1GaAs系DFB半導体レーザを垂直にエッチングし た後、有機金属熱分解法 (MOCVD法) によってA1 GaAs系の材料を成長した場合の例を示している。

【0015】この成長工程においては、成長速度の面方 位依存性が大きいため、成長速度の小さい面が露出する ように成長が進行し、同図に示すような形状の成長とな っている。この場合、水平から傾いた方向に層構造が出 現するため、光の一部はその影響を受けて界面で反射さ れ、或いは界面で屈折し、結果的に光導波層301に結 合せずに導波路外へ放射される。即ち、放射損失を生じ る。

【0016】本発明者等の実験結果によれば、約1dB の光がこの影響で放射されることが確認された。上記と は異なる他の条件で成長した場合、形状はさまざまに変 化したが、同図(a)に示したような理想的な形状を実 現することは不可能であり、いずれの場合も0.5dB から1dB程度の放射損失が確認された。

【0017】また、この例では、半導体レーザ200の 垂直方向のビーム径約1 μmに対し、光導波路300の 光導波層301の層厚は約2μmで作製した。この違い によって、光が結合するときに大きなモード不整合が生 じ、それに起因する放射損失1.7dBが確認された。 【0018】このように、両者を合計すると約2.7d 40 Bの損失が生じることになり、半導体レーザ200には 実際に必要とされる光以上に高い出力が要求されるた め、半導体レーザ200の消費電力が高くなる。加え て、その信頼性も低下するという大きな間題が発生す る。

【0019】本発明は、このような現状に鑑みてなされ たものであり、半導体レーザと光導波路の接続部におけ る光損失を最小限に抑えることができ、結果的に消費電 力を低減でき、信頼性を向上できる導波路型光集積回路 素子及びその製造方法を提供することを目的とする。

【課題を解決するための手段】本発明の導波路型光集積回路素子は、端面出射型の半導体レーザと、複数の半導体層からなり、該半導体レーザの出射光を導波させる光導波路とを半導体基板上の横方向に集積した導波路型光集積回路素子において、該半導体レーザと該光導波路の接合領域に単一の半導体層を埋め込んで構成されており、そのことにより上記目的が達成される。

【0021】好ましくは、前記単一の半導体層の横方向の長さが20µm以下である構成とする。

【0022】また、本発明の導波路型光集積回路素子は、端面出射型の半導体レーザと、複数の半導体層からなり、該半導体レーザの出射光を導波させる光導波路とを半導体基板上の横方向に集積した導波路型光集積回路素子において、該半導体レーザと該光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込んで構成されており、そのことにより上記目的が達成される。

【0023】好ましくは、前記半導体層の屈折率は、層方向の周辺部から中心部に向けて高くなる2次関数状に変化する構成とする。

【0024】また、好ましくは、前記半導体層の屈折率の変化は該半導体層の組成を変化させることにより形成する

【0025】また、好ましくは、前記半導体層の層方向の中心位置は前記半導体レーザの出力光分布の中心に一致し、かつ前配光導波路の固有モードの中心に一致するように構成する。

【0026】また、好ましくは、前記半導体層と前記半 導体レーザとの間又は該半導体層と前記光導波路との 間、或いは該半導体層と該半導体レーザとの間及び該半 30 導体層と該光導波路との間に、単一の半導体層を埋め込む構成とする。

【0027】また、本発明の導波路型光集積回路素子は、端面出射型の半導体レーザと、複数の半導体層からなり、該半導体レーザの出射光を導波させる光導波路とを半導体基板上の横方向に集積した導波路型光集積回路素子において、該半導体レーザと該光導波路の接合領域に誘電体層を介在させており、そのことにより上記目的が達成される。

【0028】好ましくは、前記半導体層と前記半導体レーデーサとの間及び該半導体層と前記光導波路との間に誘電体層を介在させる構成とする。

【0029】また、好ましくは、前記半導体レーザとして分布帰還型半導体レーザを用いる。

【0030】また、本発明の導波路型光集積回路素子の 製造方法は、半導体基板上に半導体レーザを構成する半 導体層を形成する工程と、該半導体層の一部を略垂直な 断面を有するようにエッチング除去する工程と、エッチ ング除去した領域に光導波路を構成する半導体層を形成 する工程と、該半導体レーザの光出射端面と該光導波路 50 の光入射面との境界を含む領域を略垂直な断面を有するようにエッチング除去する工程と、エッチング除去した 領域に単一の半導体層を形成する工程とを包含しており、そのことにより上記目的が達成される。

【0031】また、本発明の導波路型光集積回路素子の 製造方法は、半導体基板上に半導体レーザを構成する半 導体層を形成する工程と、該半導体層の一部を略垂直な 断面を有するようにエッチング除去する工程と、エッチ ング除去した領域に光導波路を構成する半導体層を形成 10 する工程と、該半導体レーザの光出射端面と該光導波路 の光入射面との境界を含む領域を略垂直な断面を有する ようにエッチング除去する工程と、エッチング除去した 領域に層方向に屈折率が実質的に連続して変化する半導 体層を形成する工程とを包含しており、そのことにより 上記目的が達成される。

【0032】また、本発明の導波路型光集積回路素子の製造方法は、半導体基板上に半導体レーザを構成する半導体層を形成する工程と、該半導体層の一部を略垂直な断面を有するようにエッチング除去する工程と、エッチング除去した領域の側面に誘電体マスクを形成する工程と、エッチング除去した領域に光導波路を構成する半導体層を形成する工程とを包含しており、そのことにより上記目的が達成される。

【0033】好ましくは、前記エッチング除去した領域の側面に誘電体マスクを形成する工程を、前記半導体基板にバイアス電圧を印加しながらスパッタリングを行うバイアススパッタ法を用いて行う。

【0034】また、本発明の導波路型光集積回路素子の製造方法は、請求項6記載の導波路型光集積回路素子の製造方法であって、MOCVD装置のマスフローコントローラの流量を制御することにより前記半導体層の層方向の中心位置を前記半導体レーザの出力光分布の中心に一致させ、かつ前記光導波路の固有モードの中心に一致させる工程を包含しており、そのことにより上記目的が達成される。

【0035】以下に本発明の作用について説明する。

【0036】半導体レーザと光導波路の接合領域に単一 の半導体層を埋め込む構成によれば、半導体レーザと光 導波路の接合部に水平方向から傾いた層構造が存在しな 40 い導波路型光集積回路素子を実現できる。

【0037】とのため、半導体レーザ部と埋め込み領域との界面及び埋め込み領域と光導波路部との界面における透価屈折率の差を小さくでき、これらの界面で導波光はほとんど反射されず、また、屈折されないので、放射損失を低減できる。

【0038】加えて、上記様成によれば、半導体レーザからの出力光のビーム径を光導波路の固有モードのビーム径に容易に整合させることができるので、モード不整合による放射損失を抑えることができる。

) 【0039】この結果、上記構成によれば、結合損失を

大幅に低減できるので、結果的に消費電力を低減でき、 信頼性を向上できる導波路型光集積回路素子を実現でき

【0040】また、半導体レーザと光導波路の接合領域 に、 屈折率が層方向に実質的に連続して変化する半導体 層を埋め込む構成によれば、この半導体層のレンズ効果 によって導波中の光のモードプロファイルが伝搬中に連 続的に変化し、光導波路の固有モードのビーム径に一致 したととろで光導波路に結合されるので、モード不整合 に起因する結合損失をより一層効果的に低減できる。

【0041】また、上記2つの構成を組み合わせる構成 によれば、両者の効果を相乗的に発揮でき、結合損失を 一層効率良く低減できる導波路型光集積回路素子を実現 できる。

【0042】また、半導体レーザと光導波路の接合領域 に誘電体層を介在させる構成によっても、半導体レーザ と光導波路の接合部に水平方向から傾いた層構造が存在 しない導波路型光集積回路素子を実現できるので、上記 同様に結合損失を低減できる。

【0043】また、半導体レーザと光導波路の接合領域 20 度で合わせることができた。 に誘電体層を介在させ、且つ半導体レーザと該光導波路 の接合領域に、屈折率が層方向に実質的に連続して変化 する半導体層を埋め込む構成によれば、水平から傾斜し て成長する半導体層がないことと、モード不整合が無い ことによる相乗効果により、結合損失を大幅に低減でき る導波路型光集積回路素子を実現できる。

[0044]

【発明の実施の形態】以下に本発明の実施の形態を図面 に基づき具体的に説明する。

【0045】(実施形態1)図1は本発明導波路型光集 30 積回路累子の実施形態1を示す。本実施形態1は一般的 なダブルヘテロ(DH)構造の半導体レーザを備えた導 波路型光集積回路素子に本発明を適用した例を示す。以 下にその構造を製造プロセスとともに説明する。

【0046】まず、MOCVD装置内にGaAs基板 (ウエハー) 100を導入し、GaAs基板100上に A1GaAs系半導体レーザ200を構成する半導体層 をMOCVD法で成長した。とこで、半導体レーザ20 0としては垂直方向のビーム径約1μmの一般的なダブ ルヘテロ (DH) 構造を用いた。活性層201のA1混 40 晶比は0.14で、発振波長780nmの設定で成長し た。

【0047】次に、上記半導体層が形成されたウエハー をMOCVD装置から取り外し、塩素ガスを用いたリア クテイプ・イオン・ビーム・エッチング(RIBE)を 用いてGaAs基板100に到達する深さまで垂直にエ ッチングした。

【0048】その後、再び、ウエハーをMOCVD装置 内に導入し、MOCVD法を用いて光導波路を構成する

301が上下の光閉じ込め層303、302で挟まれた 構造になっている。

【0049】CCで、光導波層のA1混晶比は0.2、 その層厚は2μmである。また、上下の光閉じ込め層3 03、302のA1混晶比及び層厚は同一の値であり、 A1混晶比は0.22、層厚は1µmとした。

【0050】このときの断面形状は、図1に示すよう に、従来例と同様に水平方向から傾斜した構造になって いる。但し、本実施形態1では、半導体レーザ200と 10 光導波路300との接合部近傍から遠ざかるに連れてそ の傾斜の影響は小さくなり、接合部から3 μ m 以上離れ るとほぼ水平になっている。

【0051】ととで、光導波路部300は半導体レーザ 200の出力光 (780nm) に対して透明であり、低 損失な導波路として機能する。また、エッチングの深さ 制御性は2%程度が得られており、その後のMOCVD 成長の成長層厚の制御性1%と合わせても、半導体レー ザ200の出力光分布の中心と、水平になった後の光導 波路300の固有モードの中心の高さは0.1μmの精

【0052】次に、半導体レーザ200と光導波路30 0の接合領域を幅2μmにわたって垂直にエッチングし た。このときのエッチング深さは光導波路部300を突 き抜けていればよく、精密な制御は必要としない。ここ でのエッチングも、先と同じRIBEを適用した。

【0053】続いて、エッチングした領域に、再びMO CVD法によってA1混晶比0.2のA1GaAs層4 00を埋め込み成長した。最後に、半導体レーザ200 部に成長した光導波路層を形成する半導体層及び埋め込 み層を形成する半導体層を除去した後、リッジ形状に加 工して、横方向の光閉じ込めを行い、レーザ200部へ の電極付け及び劈開等のプロセスを施し、これにより本 実施形態1の導波路型光集積回路素子を得た。

【0054】本実施形態1の導波路型光集積回路素子は 水平方向から傾斜した層構造をほとんど持たず、従来例 にみられた放射損失に起因する大きな結合損失は確認さ れなかった。本素子の場合、半導体レーザ200部で発 生した光は半導体レーザ200部と埋め込み領域との界 面及び埋め込み領域と光導波路300部との界面でほと んど反射されない。このことは、これらの界面において 等価屈折率の差が小さいことに起因している。従って、 とのレーザは半導体レーザ200部と埋め込み領域及び 光導波路300部全体を共振器とした外部共振器モード で良好に動作した。

【0055】また、本実施形態1の導波路型光集積回路 素子においては、最後に埋め込んだ領域は縦方向に光の 閉じ込め構造を有しないが、その長さが2μm程度と短 い場合は、放射される光の量は無視できる程度である。 このため、本実施形態1の導波路型光集積回路素子につ 半導体層300を成長した。この半導体層は、光導波層 50 いて、実際に光学特性を評価したところ、結合損失はモ 20

10

ード不整合に起因する1.7 d Bのみであり、上記従来例に比べて結合損失を大幅に低減できることが確認された。

【0056】更に、埋め込み領域の長さを変化させて結合損失を調べてみたところ、 15μ m程度までは顕著な結合損失は測定されず、それ以上で少しずつ結合損失が確認された。そして、埋め込み領域の長さを 20μ mとしたときには約1dBの結合損失となった。要求される損失量によってこの長さの許容範囲は変わるが、 20μ m以下に設定すると、1dB以下の結合損失に抑えられ、望ましい特性が得られることが確認できた。

【0057】(実施形態2)図2(a)、(b)は本発明導波路型光集積回路素子の実施形態2を示す。本実施形態2は吸収結合型回折格子を有する利得結合型半導体レーザを備えた導波路型光集積回路素子に本発明を適用した例を示す。以下にその構造を製造工程と共に説明する。

【0058】まず、GaAs基板100上にAlGaAs系DFBレーザ200′を構成する半導体層を分子線エピタキシー(MBE)法で成長した。この半導体レーザ200′は、吸収結合型回折格子を有する利得結合型半導体レーザであり、この半導体レーザ200′については、例えばY、Nakano、他 Japanese

Journal of Applied Physics, 32巻2号p. 825~829 (1993) に詳細に記述されており、とこでは具体的な説明は省略する。

【0059】との半導体レーザ200'の垂直方向のビーム径も約1µmであり、活性層201として3層の量子井戸構造を採用し、その発振波長は830nmに設定 30 した。

【0060】次に、塩素ガスをGaAs基板100に直接照射するとともに、塩素イオン(若しくはアルゴンイオン)を同時照射するケミカリー・アシスティッド・イオン・ビーム・エッチング(CAIBE)を用いてGaAs基板100に到達する深さまで垂直にエッチングした。

【0061】 このエッチングに関しては、H. Kawanishi、他 Japanese Journal of Applied Physics, 35巻7B号p. 880~882 (1996) に詳細な記述があり、ここでは具体的な説明については省略する。

【0062】その後、MOCVD法を用いて光導波路301を構成する半導体層300を成長した。との半導体層に関しては、上記実施形態1と同様であるが、本実施形態2では酸化珪素膜をマスクとした選択成長を行うことにより、半導体レーザ200部には成長が起らない条件で成長した。なお、図中の符号303、302は上記実施形態1同様に上下の光閉じ込め層を示している。

【0063】このとき、成長後の基板表面は平坦に埋め 50 より大幅に低減できたことが確認された。

込まれていたが、断面形状の観察より、水平方向から傾いた層構造が従来例と同様に確認された。光導波層301の層厚は2μmとした。本実施形態2においても、実施形態1同様に、半導体レーザ200の出力光分布の中心と水平になったあとの光導波路301の固有モードの中心の高さは0.1μmの精度で合わせることができた。

【0064】次に、半導体レーザ200°と光導波路3 01の接合領域を含む形で幅7.8μmにわたって垂直 にエッチングした。このエッチング深さは光導波路30 1部を突き抜け、7.0μmに制御した。

【0065】続いて、エッチングされた領域に連続的に屈折率nが変化する構造を含む半導体層500を成長した。図2(b)は半導体層500の層方向(層厚方向)における屈折率分布を示す。同図(b)に示すように、屈折率の分布は層方向の周辺部から中心部に向かって屈折率が大きくなる2次関数的に変化しており、この屈折率分布はA1の混晶比の変化を用いて形成した。

【0066】ここで、半導体層500(以後、Graded INdex(GRIN)領域と称する)の厚さは、片側(中心部から周辺部)2.894μm、中心部の屈折率3.545(屈折率の最大値)、周辺部の屈折率3.2(屈折率の最小値)、中心位置は半導体レーザ200の出力光分布の中心及び光導波路301の固有モードの中心の高さに一致させた。この位置合わせ制御は、MOCVD装置のマスフローコントローラの流量をコンピュータ制御することにより容易に実現できた。

【0067】その後、半導体レーザ200、GRIN領域500及び光導波路300にわたり、幅2μmの横幅で導波路領域を規定する溝をエッチングした。との溝は、全ての層を貫通するように深い溝とした。

【0068】最後に、エッチングした領域に半導体層 (図示せず)を埋め込むことにより埋め込み導波路構造 を形成し、横モード閉じ込め構造として、本実施形態2 の導波路型光集積回路素子を得た。

【0069】本実施形態2の導波路型光集積回路素子は、半導体レーザ200°部はDFBレーザであり、半導体レーザ200°とGRIN領域500の界面で反射がなくてもレーザ発振するため、半導体レーザ200°40 部で独立して良好に発振した。光導波路301部に光分岐素子等の他のデバイスを集積する場合は、このように、半導体レーザ単体で動作するDFBレーザを光源として用いることが望ましい。

【0070】本実施形態2の導波路型光集積回路素子について、半導体レーザ200 から光導波路301への結合損失を評価したところ、約0.4dBであった。このうち、GRIN領域500成長時の水平からずれた成長に起因する結合損失が0.2dBと見積もられ、モード不整合に起因する損失はGRIN領域500の採用により大幅に低端であることが問題された。

30

【0071】その理由は、GRIN領域500のレンズ 効果によって導波中の光のモードプロファイルが伝搬中 に連続的に変化し、光導波路301の固有モードのビー ム径に一致したととろで光導波路301に結合されてい るためである。実際、GRIN領域500の長さを変化 させて結合損失を測定してみたところ、周期的に変化す ることが確認されている。従って、GRIN領域500 の長さは、上記のとおり光導波路301の固有モードの ビーム径に合わせて最適化することが望ましい。

【0072】なお、本実施形態2ではGRIN領域50 10 0の屈折率変化として2次関数を用いたが、実質的に同 様のレンズ効果を有すればこれに限らず、他の屈折率分 布を用いるととも可能である。また、ことでは屈折率が 2次関数状に連続して変化する構造としたが、これを線 分で近似したりしても同様の特性が得られることは明ら かである。

【0073】(実施形態3)図3は本発明導波路型光集 積回路素子の実施形態3を示す。本実施形態3の導波路 型光集積回路素子は、実施形態2の手法と実施形態1の 手法とを組み合わせて作製したものである。

【0074】即ち、GRIN層500成長時の水平から ずれた成長に起因する結合損失を低減させるために、半 導体レーザ200'とGRIN領域500の接合領域を 含む領域、或いはGRIN領域500と光導波路層30 0の接合領域を含む領域、若しくは、その両方の領域を エッチングし、層構造を有しない層を成長させること で、実施形態2の効果に実施形態1の効果を付加したも のである。

【0075】ととで、上記の説明におけるエッチングと しては、ほぼ垂直にエッチングができさえすればよく、 ―般的なエッチング方法を用いることができる。例え ば、リアクティブ・イオン・エッチング(RIE)等を 用いても良いし、ウェットエッチングを用いることも可 能である。また、結晶成長についても上記に述べたMO CVD法、MBE法に限らず、場合によっては液相成 長、クロライドVPE等を用いることも可能である。

【0076】なお、実施形態1及び実施形態2と対応す る部分には同一の符号を付してある。

【0077】(実施形態4)図4(a)、(b)は本発 明導波路型光集積回路累子の実施形態4を示す。本実施 形態4の導波路型光集積回路索子は、その製造プロセス に特徴を有するものである。以下にその構造を製造工程 と共に説明する。

【0078】まず、GaAs基板100上にA1GaA s系DFBレーザ200'を構成する半導体層をMBE 法で成長した。本実施形態4の導波路型光集積回路紫子 は、半導体レーザとして吸収結合型回折格子を有する利 得結合型半導体レーザを用いている。

【0079】この半導体レーザ200.の垂直方向のビ ーム径は約1μmであり、活性層201として3層の量 50 ム径は約1μmであり、活性層211には5層の量子井

子井戸構造を採用し、発振波長780mmに設定した。 【0080】次に、RIBE法を用いてGaAs基板1 00に到達する深さまで垂直にエッチングした。 ここ で、エッチングマスクとしては酸化珪素膜を用いた。続 いて、エッチングされた領域の側面に酸化珪素膜600

【0081】この形成は、GaAs基板100にバイア ス電圧を引加しながらスパッタリングを行うバイアスス パッタ法を用いて行った。そうしたところ、エッチング 底面には酸化珪素の形成は見られず、エッチング側面の みに酸化珪素膜600を形成することができた。ここ で、酸化珪素膜600の膜厚は20nmとした。このよ ろに膜厚を薄くすると、酸化珪素膜600による反射は 生じなかった。

【0082】との時点で、酸化珪素膜600はエッチン グされていない領域とエッチングされた領域の側面に形 成され、エッチング底面には形成されていない。引き続 き、MOCVD法を用いて光導波路301を構成する半 導体層300を成長した。この半導体層300に関して 20 は、酸化珪素膜600をマスクとした選択成長を行うこ とにより、半導体レーザ200′部には成長が起らない 条件で成長した。

【0083】本実施形態4の導波路型光集積回路案子で は、エッチング側面に酸化珪素膜600からなる誘電体 層が形成されているので、エッチング側面に垂直な方向 の成長も抑制され、それによって半導体層300の成長 時、水平から傾斜した成長は見られず、すべてGaAs 基板100に平行に成長は進行した。なお、光導波層3 01の層厚は2μmとした。

【0084】本実施形態4の導波路型光集積回路累子に おいても、半導体レーザ2001の出力光分布の中心と 水平になったあとの光導波路301の固有モードの中心 の高さは0.1μmの精度で合わせることができた。

【0085】本実施形態4の導波路型光集積回路素子に ついて、半導体レーザ200'から光導波路301への 結合損失を評価したところ、約1.8dBであり、モー ドの不整合に起因する損失のみであり、結合損失を低減 できることが確認できた。

【0086】(実施形態5)図5は本発明導波路型光集 積回路素子の実施形態5を示す。本実施形態5の導波路 型光集積回路素子は、実施形態2の手法と実施形態4の 手法を組み合わせて作製したものである。以下にその構 造を製造工程と共に説明する。

【0087】まず、InP基板110上にInGaAs P系DFBレーザ210を構成する半導体層をMBE法 で成長した。本実施形態5の導波路型光集積回路索子 は、半導体レーザ210として吸収結合型回折格子を有 する利得結合型半導体レーザを用いている。

【0088】この半導体レーザ210の垂直方向のビー

戸構造を採用し、発振波長1.55μmに設定した。 【0089】次に、RIBE法を用いてIn P基板11 0に到達する深さまで垂直にエッチングした。その後、 MOCV D法を用いて光導波路301を構成する半導体 層300を成長した。この半導体層300に関しては酸 化珪素膜をマスクとした選択成長を行うことにより、半 導体レーザ210部には成長が起らない条件で成長し た。

【0090】このとき、成長後の基板表面は平坦に埋め 込まれていたが、断面形状の観察より、水平方向から傾 いた層構造が従来例と同様に確認された。光導波層30 1の層厚は1.5 µmとした。本実施形態5の導波路型 光集積回路素子も、半導体レーザ210の出力光分布の 中心と水平になったあとの光導波路301の固有モード の中心の高さは0. 1μmの精度で合わせることができ た。

【0091】次に、酸化珪素マスクを用いて、半導体レ ーザ210と光導波路301の接合領域を含む形で幅 4. 17μmにわたって垂直にエッチングした。このエ ッチング深さは光導波路301部を突き抜け、6.0μ mに制御した。

【0092】続いて、エッチングされた領域の側面に酸 化珪素膜600を形成した。この形成は、実施形態4同 様にバイアススパッタ法を用いて行った。そうしたとこ ろ、エッチング底面には酸化珪素の形成は見られず、エ ッチング側面のみに酸化珪素膜600を形成することが できた。酸化珪素膜600の膜厚は20ヵmとした。

【0093】引き続き、エッチングされた領域に連続的 に屈折率が変化する構造(GRIN領域)500を含む 半導体層を成長した。屈折率はIn、As組成の変化を 用いて変化させた。ことで、GRIN領域500の中心 位置は半導体レーザ210の出力光分布の中心及び光導 波路301の固有モードの中心の高さに一致させた。

【0094】この位置合わせ制御は、実施形態4同様に MOCV D装置のマスフローコントローラの流量をコン ピュータ制御することにより容易に実現できた。

【0095】本実施形態5の導波路型光集積回路素子に おいても、エッチング側面に誘電体層が形成されている ので、エッチング側面に垂直な方向の成長は抑制され、 それによってGRIN領域500の成長時、水平から傾 40 斜した成長は見られず、すべてInP基板110に平行 に成長は進行した。

【0096】本実施形態5の導波路型光集積回路素子に ついて、半導体レーザ210から光導波路301への結 合損失を評価したところ、約0.2 d Bであり、水平か ら傾斜して成長する半導体層がないことと、モード不整 合が無いことによる相乗効果により、結合損失を大幅に 低減できることが確認された。

[0097]

【発明の効果】以上の本発明導波路型光集積回路素子に 50 【図1】本発明の実施形態1を示す、導波路型光集積回

よれば、半導体レーザと光導波路の接合領域に単一の半 導体層を埋め込む構成をとるので、半導体レーザと光導 波路の接合部に水平方向から傾いた層構造が存在しない 導波路型光集積回路素子を実現できる。

【0098】このため、半導体レーザ部と埋め込み領域 との界面及び埋め込み領域と光導波路部との界面におけ る透価屈折率の差を小さくでき、これらの界面で導波光 はほとんど反射されず、また、屈折されないので、放射 損失を低減できる。

【0099】加えて、上記構成によれば、半導体レーザ からの出力光のビーム径を光導波路の固有モードのビー ム径に容易に整合させることができるので、モード不整 合による放射損失を抑えることができる。

【0100】との結果、本発明成によれば、結合損失を 大幅に低減できるので、結果的に消費電力を低減でき、 信頼性を向上できる導波路型光集積回路素子を実現でき る。

【0101】また、特に請求項3等に記載の導波路型光 集積回路素子によれば、半導体レーザと光導波路の接合 20 領域に、屈折率が層方向に実質的に連続して変化する半 導体層を埋め込む構成をとるので、この半導体層のレン ズ効果によって導波中の光のモードプロファイルが伝搬 中に連続的に変化し、光導波路の固有モードのビーム径 に一致したととろで光導波路に結合されるので、モード 不整合に起因する結合損失をより一層効果的に低減でき

【0102】また、上記2つの構成を組み合わせる構成 によれば、両者の効果を相乗的に発揮でき、結合損失を 一層効率良く低減できる導波路型光集積回路素子を実現 できる。

【0103】また、特に請求項8等に記載の導波路型光 集積回路素子によれば、半導体レーザと光導波路の接合 領域に誘電体層を介在させる構成をとり、この構成によ っても、半導体レーザと光導波路の接合部に水平方向か ら傾いた層構造が存在しない導波路型光集積回路素子を 実現できるので、上記同様に結合損失を低減できる。

【0104】また、特に請求項9等に記載の導波路型光 集積回路素子によれば、半導体レーザと光導波路の接合 領域に誘電体層を介在させ、且つ半導体レーザと該光導 波路の接合領域に、屈折率が層方向に実質的に連続して 変化する半導体層を埋め込む構成をとるので、水平から 傾斜して成長する半導体層がないことと、モード不整合 が無いことによる相乗効果により、結合損失を大幅に低 減できる導波路型光集積回路素子を実現できる。

【0105】また、特に請求項11~請求項15記載の 導波路型光集積索子の製造方法によれば、上記した効果 を発揮できる導波路型光集積素子を容易に製造すること ができる。

【図面の簡単な説明】

15

路索子の断面図。

【図2】本発明の実施形態2を示す、(a)は導波路型 光集積回路素子の断面図、(b)はGRIN領域の屈折 率分布を示す概念図。

【図3】本発明の実施形態3を示す、導波路型光集積回 路素子の断面図。

【図4】本発明の実施形態4を示す、導波路型光集積回 路索子の製造工程図。

【図5】本発明の実施形態5を示す、導波路型光集積回 路素子の製造工程図。

【図6】導波路型光集積回路素子の従来例を示す斜視 図。

【図7】(a)は半導体レーザと光導波路とを同一基板 上に集積化した場合の理想的な構造を示す断面図、

*(b)は実際の構造を示す断面図。

【符号の説明】

100 GaAs基板

110 InP基板

200 AIGaAs系半導体レーザ

AIGaAs系DFBレーザ 200'

210 InGaAsP系DFBレーザ

300 光導波路を構成する半導体層

301 光導波層

10 302 下側の光閉じ込め層

303 上側の光閉じ込め層

400 AIGaAs埋め込み層

500 GRIN領域


600 酸化珪素膜

【図1】


200 <u>300</u> 303

100


【図2】





【図6】





(b)














(11)

特開平11-14842

[図7]

